This HTML5 document contains 59 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

PrefixNamespace IRI
category-eshttp://es.dbpedia.org/resource/Categoría:
n14http://www.adapteva.com/andreas-blog/analyzing-the-risc-v-instruction-set-architecture/%7Ct%C3%ADtulo=
dcthttp://purl.org/dc/terms/
wikipedia-eshttp://es.wikipedia.org/wiki/
dbohttp://dbpedia.org/ontology/
n24https://scholar.google.com.au/scholar%3Fq=%22RISC-V%22&btnG=&hl=en&as_sdt=0%2C5&as_ylo=2013%7Ct%C3%ADtulo=search:
foafhttp://xmlns.com/foaf/0.1/
n22https://riscv.org/
n9http://riscvbook.com/espanol/
n23https://scholar.google.com.au/scholar%3Fq=%22RISC-V%22&btnG=&hl=en&as_sdt=0%2C5&as_ylo=2013%3C/div%3E%3C/div%3E%3C
dbpedia-eshttp://es.dbpedia.org/resource/
prop-eshttp://es.dbpedia.org/property/
n26https://www.extremetech.com/computing/188405-risc-rides-again-new-risc-v-architecture-hopes-to-battle-arm-and-x86-by-being-totally-open-source%3C/nowiki%3E%3C/div%3E%3C/div%3E%3C
rdfshttp://www.w3.org/2000/01/rdf-schema#
n8https://www.eetimes.com/author.asp%3Fdoc_id=1323406%3C/div%3E%3C/div%3E%3C
n27https://riscv.org/wp-content/uploads/2015/11/riscv-compressed-spec-v1.9.pdf%3C/nowiki%3E%3C/div%3E%3C/div%3E%3C
n21https://www.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-118.pdf%7Ct%C3%ADtulo=
n15https://www.eetimes.com/author.asp%3Fdoc_id=1323406%7Ct%C3%ADtulo=RISC-V:
n11http://es.wikipedia.org/wiki/RISC-V?oldid=129300734&ns=
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n18https://github.com/heshamelmatary%7Ct%C3%ADtulo=heshamelmatary%7Cfechaacceso=
owlhttp://www.w3.org/2002/07/owl#
provhttp://www.w3.org/ns/prov#
n13https://www.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-118.pdf%3C/nowiki%3E%3C/div%3E%3C/div%3E%3C
xsdhhttp://www.w3.org/2001/XMLSchema#
dbrhttp://dbpedia.org/resource/
n28https://riscv.org/wp-content/uploads/2015/11/riscv-compressed-spec-v1.9.pdf%7Ct%C3%ADtulo=
n7https://www.extremetech.com/computing/188405-risc-rides-again-new-risc-v-architecture-hopes-to-battle-arm-and-x86-by-being-totally-open-source%7Ct%C3%ADtulo=
n25http://www.adapteva.com/andreas-blog/analyzing-the-risc-v-instruction-set-architecture/%3C/nowiki%3E%3C/div%3E%3C/div%3E%3C
Subject Item
dbpedia-es:Genode
prop-es:plataforma
dbpedia-es:RISC-V
Subject Item
dbpedia-es:RISC-V
rdfs:label
RISC-V
rdfs:comment
RISC-V (pronunciado "Risk-Five") es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado en un diseño de tipo RISC (conjunto de instrucciones reducido). A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es gratuito y abierto y se puede usar sin royalties para cualquier propósito, lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta [1] , es significativa porque está diseñada para ser útil en una amplia gama de dispositivos. El conjunto de instrucciones también tiene un cuerpo sustancial de software de soporte, que evita una debilidad habitual de los nuevos conjuntos de instrucciones.
foaf:homepage
n22:
dct:subject
category-es:Introducciones_relacionadas_a_la_ciencia_de_la_computación_de_2010 category-es:Microcontroladores
foaf:isPrimaryTopicOf
wikipedia-es:RISC-V
prop-es:apellido
Hruska Almatary Patterson Waterman
prop-es:año
2018
prop-es:editorial
dbpedia-es:ExtremeTech
prop-es:enlaceautor
David_A._Patterson
prop-es:fecha
21 5 11 8
prop-es:isbn
978
prop-es:nombre
David Joel Andrew Hesham
prop-es:páginas
215
prop-es:sitioweb
dbpedia-es:Adapteva dbpedia-es:Google_Académico EETimes GitHub
prop-es:traductores
Alí Lemus, Eduardo Corpeño
prop-es:título
Guía Práctica de RISC-V: El Atlas de una Arquitectura Abierta
prop-es:url
https://github.com/heshamelmatary|título=heshamelmatary|fechaacceso=13 de julio de 2018 n9: https://www.extremetech.com/computing/188405-risc-rides-again-new-risc-v-architecture-hopes-to-battle-arm-and-x86-by-being-totally-open-source|título=RISC rides again: New RISC-V architecture hopes to battle ARM and x86 by being totally open source https://scholar.google.com.au/scholar?q=%22RISC-V%22&btnG=&hl=en&as_sdt=0%2C5&as_ylo=2013|título=search: RISC-V since 2013 http://www.adapteva.com/andreas-blog/analyzing-the-risc-v-instruction-set-architecture/|título=Analyzing the RISC-V Instruction Set Architecture https://www.eetimes.com/author.asp?doc_id=1323406|título=RISC-V: An Open Standard for SoCs: The case for an open ISA https://riscv.org/wp-content/uploads/2015/11/riscv-compressed-spec-v1.9.pdf|título=The RISC-V Compressed Instruction Set Manual Version 1.9
dbo:wikiPageID
8785097
dbo:wikiPageRevisionID
129300734
dbo:wikiPageExternalLink
n7:RISC n8:div n13:div n14:Analyzing n15: n18:13 n21:The n23:div n9: n24: n25:div n22: n26:div n27:div n28:The
dbo:wikiPageLength
94922
prov:wasDerivedFrom
n11:0
dbo:abstract
RISC-V (pronunciado "Risk-Five") es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado en un diseño de tipo RISC (conjunto de instrucciones reducido). A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es gratuito y abierto y se puede usar sin royalties para cualquier propósito, lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta [1] , es significativa porque está diseñada para ser útil en una amplia gama de dispositivos. El conjunto de instrucciones también tiene un cuerpo sustancial de software de soporte, que evita una debilidad habitual de los nuevos conjuntos de instrucciones. El proyecto comenzó en 2010 en la Universidad de California en Berkeley, pero muchos colaboradores son voluntarios y trabajadores de la industria fuera de la universidad. El conjunto de instrucciones se ha diseñado pensando en implementaciones pequeñas, rápidas y de bajo consumo para el mundo real,​​ pero sin una sobre-ingeniería excesiva que buscase una microarquitectura concreta.​​ En mayo de 2017, estaba cerrada la versión 2.2 del conjunto de instrucciones del espacio de usuario. El conjunto de instrucciones privilegiadas estaba disponible como borrador en la versión 1.10.
Subject Item
wikipedia-es:RISC-V
foaf:primaryTopic
dbpedia-es:RISC-V
Subject Item
dbr:RISC-V
owl:sameAs
dbpedia-es:RISC-V