About: Verilog-A

Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo.

Property	Value
dbo:abstract	Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es) Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es)
dbo:wikiPageExternalLink	http://designers-guide.org/Books/dg-vams/index.html http://www.designers-guide.org/VerilogAMS http://www.eda.org/verilog-ams/htmlpages/lit.html http://www.eda.org/verilog-ams/ http://www.verilogams.com
dbo:wikiPageID	7900547 (xsd:integer)
dbo:wikiPageLength	4468 (xsd:integer)
dbo:wikiPageRevisionID	118115472 (xsd:integer)
dct:subject	category-es:Lenguajes_de_descripción_de_hardware
rdfs:comment	Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es) Verilog-A es un lenguaje de modelamiento estándar en la industria para circuitos analógicos. Es un 'subset' de Verilog-AMS con la característica de ser continuo a través del tiempo. (es)
rdfs:label	Verilog-A (es) Verilog-A (es)
prov:wasDerivedFrom	wikipedia-es:Verilog-A?oldid=118115472&ns=0
foaf:isPrimaryTopicOf	wikipedia-es:Verilog-A
is owl:sameAs of	dbr:Verilog-A
is foaf:primaryTopic of	wikipedia-es:Verilog-A