About: Preesm

PREESM (Parallel and Real-time Embedded Executives Scheduling Method, método de programación para ejecutivos incrustado en tiempo real) es una herramienta open source de creación rápida de prototipos y generación de código. Se emplea principalmente para simular las aplicaciones de procesamiento de señales y generar código de multi núcleo Procesadores de señal digital. PREESM se desarrolla en el Instituto de electrónica y telecomunicaciones-Rennes (IETR) en colaboración con Texas Instruments Francia en Niza.

Property	Value
dbo:abstract	PREESM (Parallel and Real-time Embedded Executives Scheduling Method, método de programación para ejecutivos incrustado en tiempo real) es una herramienta open source de creación rápida de prototipos y generación de código. Se emplea principalmente para simular las aplicaciones de procesamiento de señales y generar código de multi núcleo Procesadores de señal digital. PREESM se desarrolla en el Instituto de electrónica y telecomunicaciones-Rennes (IETR) en colaboración con Texas Instruments Francia en Niza. Las entradas de herramienta PREESM son un gráfico de algoritmo, un gráfico de arquitectura y un escenario, el cual es un conjunto de parámetros y restricciones que especifican las condiciones en que se ejecutará el despliegue. El tipo de gráfico de algoritmo elegido es una extensión jerárquica de gráficos de flujo de datos sincrónicos (SDF) llamado Interface-Based hierarchical Synchronous Dataflow o IBSDF (en español, flujo sincrónico jerárquico basado en interfaz). El gráfico de la arquitectura es llamado modelo de arquitectura de nivel de sistema (S-LAM). De estos insumos, PREESM mapea y hace horarios automáticamente del código sobre los múltiples elementos de procesamiento y genera código de núcleo múltiple. (es) PREESM (Parallel and Real-time Embedded Executives Scheduling Method, método de programación para ejecutivos incrustado en tiempo real) es una herramienta open source de creación rápida de prototipos y generación de código. Se emplea principalmente para simular las aplicaciones de procesamiento de señales y generar código de multi núcleo Procesadores de señal digital. PREESM se desarrolla en el Instituto de electrónica y telecomunicaciones-Rennes (IETR) en colaboración con Texas Instruments Francia en Niza. Las entradas de herramienta PREESM son un gráfico de algoritmo, un gráfico de arquitectura y un escenario, el cual es un conjunto de parámetros y restricciones que especifican las condiciones en que se ejecutará el despliegue. El tipo de gráfico de algoritmo elegido es una extensión jerárquica de gráficos de flujo de datos sincrónicos (SDF) llamado Interface-Based hierarchical Synchronous Dataflow o IBSDF (en español, flujo sincrónico jerárquico basado en interfaz). El gráfico de la arquitectura es llamado modelo de arquitectura de nivel de sistema (S-LAM). De estos insumos, PREESM mapea y hace horarios automáticamente del código sobre los múltiples elementos de procesamiento y genera código de núcleo múltiple. (es)
dbo:developer	http://www.ietr.org
dbo:license	dbpedia-es:CeCILL-B
dbo:programmingLanguage	dbpedia-es:Java_(lenguaje_de_programación)
dbo:status	activo
dbo:wikiPageExternalLink	https://web.archive.org/web/20110205101720/http:/sourceforge.net/apps/mediawiki/preesm/index.php%3Ftitle=Flash_tutorials https://web.archive.org/web/20110211153714/http:/sourceforge.net/apps/mediawiki/preesm/index.php%3Ftitle=Introduction http://www.date-conference.com/proceedings/PAPERS/2009/DATE09/PDFFILES/IP5_02.PDF http://www.hindawi.com/journals/es/2009/598529.html http://hal.archives-ouvertes.fr/docs/00/42/93/97/PDF/2009_DASIP_Maxime_Pelcat.pdf http://hal.archives-ouvertes.fr/docs/00/44/04/78/PDF/sips2009.pdf http://hal.archives-ouvertes.fr/docs/00/44/04/79/PDF/piat_dasip.pdf http://www.ietr.org http://web.archive.org/web/http:/www.hindawi.com/journals/es/ http://web.archive.org/web/http:/www.hindawi.com/journals/es/%7Cfechaarchivo=22 https://sourceforge.net/projects/preesm/ https://web.archive.org/web/20110708233935/http:/www.date-conference.com/proceedings/PAPERS/2009/DATE09/PDFFILES/IP5_02.PDF http://tel.archives-ouvertes.fr/docs/00/56/45/22/PDF/full_thesis_jpiat.pdf http://tel.archives-ouvertes.fr/docs/00/57/80/43/PDF/thesis_mpelcat_final_pdf.pdf
dbo:wikiPageID	4657426 (xsd:integer)
dbo:wikiPageLength	5566 (xsd:integer)
dbo:wikiPageRevisionID	120034224 (xsd:integer)
prop-es:año	2009 (xsd:integer) 2010 (xsd:integer)
prop-es:captura	250 (xsd:integer)
prop-es:desarrollador	PREESM equipo de desarrollo en IETR (es) PREESM equipo de desarrollo en IETR (es)
prop-es:estado	activo (es) activo (es)
prop-es:fechaarchivo	8 (xsd:integer)
prop-es:first	Jonathan (es) Jean-François (es) Maxime (es) Pierrick (es) Mickaël (es) Jérôme (es) Matthieu (es) Shuvra S. (es) Slaheddine (es) Jonathan (es) Jean-François (es) Maxime (es) Pierrick (es) Mickaël (es) Jérôme (es) Matthieu (es) Shuvra S. (es) Slaheddine (es)
prop-es:género	herramienta de creación rápida de prototipos (es) herramienta de creación rápida de prototipos (es)
prop-es:idiomas	inglés (es) inglés (es)
prop-es:lanzamiento	2008 (xsd:integer)
prop-es:last	Piat (es) Menuet (es) Raulet (es) Aridhi (es) Bhattacharyya (es) Croizer (es) Nezan (es) Pelcat (es) Wipliez (es) Piat (es) Menuet (es) Raulet (es) Aridhi (es) Bhattacharyya (es) Croizer (es) Nezan (es) Pelcat (es) Wipliez (es)
prop-es:lenguajeProgramación	Java como Plug-ins Eclipse (es) Java como Plug-ins Eclipse (es)
prop-es:licencia	CeCILL-B o CeCILL-C dependiendo de los plug-ins (es) CeCILL-B o CeCILL-C dependiendo de los plug-ins (es)
prop-es:logo	200 (xsd:integer)
prop-es:nombre	PREESM (es) PREESM (es)
prop-es:pie	PREESM 0.5.0 captura de pantalla (es) PREESM 0.5.0 captura de pantalla (es)
prop-es:publicación	http://web.archive.org/web/http:/www.hindawi.com/journals/es/ DASIP Sophia Antipolis (es) DATE Nice (es) PhD Thesis, INSA de Rennes (es) SiPS Tampere (es)
prop-es:sitioWeb	https://sourceforge.net/projects/preesm/
prop-es:título	An Open Framework for Rapid Prototyping of Signal Processing Applications (es) A System-Level Architecture Model for Rapid Prototyping of Heterogeneous Multicore Embedded Systems (es) Data flow modelling and optimization of loops for multi-core architectures (es) Multi-Core Code Generation From Interface Based Hierarchy (es) Interface-based hierarchy for synchronous data-flow graphs (es) Scalable compile-time scheduler for multi-core architectures (es) Rapid Prototyping and Dataflow-Based Code Generation for the 3GPP LTE eNodeB Physical Layer mapped onto Multi-Core DSPs (es) An Open Framework for Rapid Prototyping of Signal Processing Applications (es) A System-Level Architecture Model for Rapid Prototyping of Heterogeneous Multicore Embedded Systems (es) Data flow modelling and optimization of loops for multi-core architectures (es) Multi-Core Code Generation From Interface Based Hierarchy (es) Interface-based hierarchy for synchronous data-flow graphs (es) Scalable compile-time scheduler for multi-core architectures (es) Rapid Prototyping and Dataflow-Based Code Generation for the 3GPP LTE eNodeB Physical Layer mapped onto Multi-Core DSPs (es)
prop-es:url	http://www.date-conference.com/proceedings/PAPERS/2009/DATE09/PDFFILES/IP5_02.PDF http://www.hindawi.com/journals/es/2009/598529.html http://hal.archives-ouvertes.fr/docs/00/42/93/97/PDF/2009_DASIP_Maxime_Pelcat.pdf http://hal.archives-ouvertes.fr/docs/00/44/04/78/PDF/sips2009.pdf http://hal.archives-ouvertes.fr/docs/00/44/04/79/PDF/piat_dasip.pdf http://tel.archives-ouvertes.fr/docs/00/56/45/22/PDF/full_thesis_jpiat.pdf http://tel.archives-ouvertes.fr/docs/00/57/80/43/PDF/thesis_mpelcat_final_pdf.pdf
prop-es:urlarchivo	https://web.archive.org/web/20110708233935/http:/www.date-conference.com/proceedings/PAPERS/2009/DATE09/PDFFILES/IP5_02.PDF http://web.archive.org/web/http://www.hindawi.com/journals/es/\|fechaarchivo=22 de noviembre de 2015 (es)
dct:subject	category-es:Software_libre_programado_en_Java
rdf:type	owl:Thing dbo:Software schema:CreativeWork wikidata:Q386724 wikidata:Q7397 dbo:Work
rdfs:comment	PREESM (Parallel and Real-time Embedded Executives Scheduling Method, método de programación para ejecutivos incrustado en tiempo real) es una herramienta open source de creación rápida de prototipos y generación de código. Se emplea principalmente para simular las aplicaciones de procesamiento de señales y generar código de multi núcleo Procesadores de señal digital. PREESM se desarrolla en el Instituto de electrónica y telecomunicaciones-Rennes (IETR) en colaboración con Texas Instruments Francia en Niza. (es) PREESM (Parallel and Real-time Embedded Executives Scheduling Method, método de programación para ejecutivos incrustado en tiempo real) es una herramienta open source de creación rápida de prototipos y generación de código. Se emplea principalmente para simular las aplicaciones de procesamiento de señales y generar código de multi núcleo Procesadores de señal digital. PREESM se desarrolla en el Instituto de electrónica y telecomunicaciones-Rennes (IETR) en colaboración con Texas Instruments Francia en Niza. (es)
rdfs:label	Preesm (es) Preesm (es)
owl:sameAs	freebase:Preesm
prov:wasDerivedFrom	wikipedia-es:Preesm?oldid=120034224&ns=0
foaf:homepage	https://sourceforge.net/projects/preesm/
foaf:isPrimaryTopicOf	wikipedia-es:Preesm
foaf:name	PREESM (es) PREESM (es)
is owl:sameAs of	dbr:Preesm
is foaf:primaryTopic of	wikipedia-es:Preesm