| Property |
Value |
| dbo:abstract
|
- El esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y in 1991, que permite obtener estimaciones de retardo en circuitos CMOS basándose únicamente en la topología del camino combinacional. El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos. (es)
- El esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y in 1991, que permite obtener estimaciones de retardo en circuitos CMOS basándose únicamente en la topología del camino combinacional. El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos. (es)
|
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
| |
| dbo:wikiPageRevisionID
| |
| prop-es:autor
|
- Ivan E. Sutherland, Robert F. Sproull, and David F. Harris (es)
- Ivan E. Sutherland, Robert F. Sproull, and David F. Harris (es)
|
| prop-es:año
| |
| prop-es:editor
|
- Margan Kaufmann (es)
- Margan Kaufmann (es)
|
| prop-es:isbn
| |
| prop-es:título
|
- Logical Effort: Designing Fast CMOS Circuits (es)
- Logical Effort: Designing Fast CMOS Circuits (es)
|
| prop-es:url
| |
| dct:subject
| |
| rdfs:comment
|
- El esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y in 1991, que permite obtener estimaciones de retardo en circuitos CMOS basándose únicamente en la topología del camino combinacional. El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos. (es)
- El esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y in 1991, que permite obtener estimaciones de retardo en circuitos CMOS basándose únicamente en la topología del camino combinacional. El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos. (es)
|
| rdfs:label
|
- Esfuerzo lógico (es)
- Esfuerzo lógico (es)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is owl:sameAs
of | |
| is foaf:primaryTopic
of | |
