{
  "http://dbpedia.org/resource/SSE4" : { "http://www.w3.org/2002/07/owl#sameAs" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.wikipedia.org/wiki/SSE4" : { "http://xmlns.com/foaf/0.1/primaryTopic" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/SSE4.1" : { "http://dbpedia.org/ontology/wikiPageRedirects" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/SSE4.2" : { "http://dbpedia.org/ontology/wikiPageRedirects" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/SSE4a" : { "http://dbpedia.org/ontology/wikiPageRedirects" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Epyc" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Haswell" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/SSE4" : { "http://www.w3.org/2000/01/rdf-schema#label" : [ { "type" : "literal", "value" : "SSE4" , "lang" : "es" } ] ,
    "http://www.w3.org/2000/01/rdf-schema#comment" : [ { "type" : "literal", "value" : "SSE4 es un conjunto de instrucciones implementadas en el microprocesador K10 de AMD () de manera parcial (solo dispone de SSE4a) y en la familia Intel Core2 de 45nm y posteriores. Se anunci\u00F3 el 27 de septiembre de 2006 en el Foro de desarrolladores de Intel, mostrando solo vagos detalles de lo que finalmente ser\u00EDa el nuevo conjunto de instrucciones. Durante la siguiente edici\u00F3n del foro de desarrolladores del 2007, se especific\u00F3 que finalmente ser\u00EDan 47 instrucciones las que conformar\u00EDan el set SSE4." , "lang" : "es" } ] ,
    "http://www.w3.org/2002/07/owl#sameAs" : [ { "type" : "uri", "value" : "http://rdf.freebase.com/ns/m.025t_k2" } ,
      { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] ,
    "http://purl.org/dc/terms/subject" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/Categor\u00EDa:Arquitectura_de_computadoras" } ] ,
    "http://xmlns.com/foaf/0.1/isPrimaryTopicOf" : [ { "type" : "uri", "value" : "http://es.wikipedia.org/wiki/SSE4" } ] ,
    "http://dbpedia.org/ontology/wikiPageID" : [ { "type" : "literal", "value" : 4414027 , "datatype" : "http://www.w3.org/2001/XMLSchema#integer" } ] ,
    "http://dbpedia.org/ontology/wikiPageRevisionID" : [ { "type" : "literal", "value" : 118023807 , "datatype" : "http://www.w3.org/2001/XMLSchema#integer" } ] ,
    "http://dbpedia.org/ontology/wikiPageLength" : [ { "type" : "literal", "value" : "2299" , "datatype" : "http://www.w3.org/2001/XMLSchema#nonNegativeInteger" } ] ,
    "http://www.w3.org/ns/prov#wasDerivedFrom" : [ { "type" : "uri", "value" : "http://es.wikipedia.org/wiki/SSE4?oldid=118023807&ns=0" } ] ,
    "http://dbpedia.org/ontology/abstract" : [ { "type" : "literal", "value" : "SSE4 es un conjunto de instrucciones implementadas en el microprocesador K10 de AMD () de manera parcial (solo dispone de SSE4a) y en la familia Intel Core2 de 45nm y posteriores. Se anunci\u00F3 el 27 de septiembre de 2006 en el Foro de desarrolladores de Intel, mostrando solo vagos detalles de lo que finalmente ser\u00EDa el nuevo conjunto de instrucciones. Durante la siguiente edici\u00F3n del foro de desarrolladores del 2007, se especific\u00F3 que finalmente ser\u00EDan 47 instrucciones las que conformar\u00EDan el set SSE4." , "lang" : "es" } ] } ,
  "http://es.dbpedia.org/resource/Ivy_Bridge" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Broadwell_(microarquitectura)" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Skylake_(microarquitectura)" : { "http://es.dbpedia.org/property/extensions" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Clarkdale_(microprocesador)" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Sandy_Bridge" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_i9" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Ryzen" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Nehalem" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Westmere" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_i5_(Nehalem)" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_2" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_i7_(Nehalem)" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_i3_(Nehalem)" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] } ,
  "http://es.dbpedia.org/resource/Intel_Core_2_Quad" : { "http://es.dbpedia.org/property/arquitectura" : [ { "type" : "uri", "value" : "http://es.dbpedia.org/resource/SSE4" } ] }
}