This HTML5 document contains 15 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

PrefixNamespace IRI
category-eshttp://es.dbpedia.org/resource/Categoría:
dcthttp://purl.org/dc/terms/
wikipedia-eshttp://es.wikipedia.org/wiki/
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-eshttp://es.dbpedia.org/resource/
n15https://web.archive.org/web/20090307215238/http:/s1.sunsource.net/
rdfshttp://www.w3.org/2000/01/rdf-schema#
n12http://rdf.freebase.com/ns/m.
n7http://es.wikipedia.org/wiki/S1_Core?oldid=117906861&ns=
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
dbrhttp://dbpedia.org/resource/
n4http://www.srisc.com/%3F
Subject Item
dbr:S1_Core
owl:sameAs
dbpedia-es:S1_Core
Subject Item
dbpedia-es:S1_Core
rdfs:label
S1 Core
rdfs:comment
El S1 Core es un diseño libre de microprocesador desarrollado por SymplyRISC. De acuerdo con el T1 de UltraSPARC de Sun Microsystems, la base S1 se licencia bajo la licencia GNU, que Sun fue la licencia que eligió para el proyecto de OpenSPARC. La meta principal del proyecto es mantener la base S1 tan simple como sea posible animar a los desarrolladores. Las diferencias principales entre el T1 y S1 incluyen:
owl:sameAs
n12:0gwp3q
dct:subject
category-es:Hardware_libre category-es:Microprocesadores
foaf:isPrimaryTopicOf
wikipedia-es:S1_Core
dbo:wikiPageID
766627
dbo:wikiPageRevisionID
117906861
dbo:wikiPageExternalLink
n4:s1 n15:
dbo:wikiPageLength
1058
prov:wasDerivedFrom
n7:0
dbo:abstract
El S1 Core es un diseño libre de microprocesador desarrollado por SymplyRISC. De acuerdo con el T1 de UltraSPARC de Sun Microsystems, la base S1 se licencia bajo la licencia GNU, que Sun fue la licencia que eligió para el proyecto de OpenSPARC. La meta principal del proyecto es mantener la base S1 tan simple como sea posible animar a los desarrolladores. Las diferencias principales entre el T1 y S1 incluyen: * La base S1 tiene solamente una base de 64-bit de SPARC (que apoya 4 hilos de rosca independientes de ejecución) en vez de 8 núcleos * La base S1 agrega un puente de Wishbone, un regulador del reajuste y un regulador de interrupción básico
Subject Item
wikipedia-es:S1_Core
foaf:primaryTopic
dbpedia-es:S1_Core