This HTML5 document contains 13 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Subject Item

dbpedia-es:E_S_mapeada_en_memoria

dbo:wikiPageRedirects

n2:S_mapeada_en_memoria

Subject Item

n2:S_mapeada_en_memoria

rdfs:label

E/S mapeada en memoria

rdfs:comment

E/S mapeada en memoria y E/S independiente son dos métodos de implementar entradas/salidas entre los periféricos y la CPU en un computador. Otro método no discutido en este artículo es usar DMA. La E/S mapeada en memoria usa el mismo bus de direcciones para memoria y dispositivos de E/S, y las instrucciones de la CPU usadas para acceder a la memoria son también usadas para acceder a los dispositivos.Para tener espacio para los dispositivos de E/S, las áreas del espacio direccionable por la CPU deben ser reservadas para E/S más que para memoria. Esta reserva puede ser temporal –Commodore 64 podía usar bank switch entre dispositivos de E/S y memoria- o permanente. Cada dispositivo de E/S monitoriza el bus de direcciones de la CPU y responde a cualquier acceso de esta al espacio de direccione

owl:sameAs

n13:025sp_7

dct:subject

category-es:Hardware_básico

foaf:isPrimaryTopicOf

n5:S_mapeada_en_memoria

dbo:wikiPageID

2362625

dbo:wikiPageRevisionID

117976323

dbo:wikiPageLength

6983

prov:wasDerivedFrom

n11:0

dbo:abstract

E/S mapeada en memoria y E/S independiente son dos métodos de implementar entradas/salidas entre los periféricos y la CPU en un computador. Otro método no discutido en este artículo es usar DMA. La E/S mapeada en memoria usa el mismo bus de direcciones para memoria y dispositivos de E/S, y las instrucciones de la CPU usadas para acceder a la memoria son también usadas para acceder a los dispositivos.Para tener espacio para los dispositivos de E/S, las áreas del espacio direccionable por la CPU deben ser reservadas para E/S más que para memoria. Esta reserva puede ser temporal –Commodore 64 podía usar bank switch entre dispositivos de E/S y memoria- o permanente. Cada dispositivo de E/S monitoriza el bus de direcciones de la CPU y responde a cualquier acceso de esta al espacio de direcciones del dispositivo, conectando el bus de datos con la localización en memoria física del dispositivo deseado. La E/S independiente usa un tipo especial de instrucciones de la CPU para implementar E/S. Principalmente en microprocesadores Intel encontramos las instrucciones IN y OUT, que pueden leer y escribir un único byte en un dispositivo de E/S. Estos tienen un espacio de direcciones separadas de la memoria, llevado a cabo o bien por un pin “ E/S ”extra en la CPU o bien por un bus entero dedicado a E/S. Un dispositivo de acceso directo a memoria (DMA) no se ve afectado por estos métodos de comunicación CPU-dispositivo, especialmente por la E/S mapeada en memoria. Esto es porque, por definición, DMA es un método de comunicación memoria-dispositivo que evita la CPU. Una interrupción hardware es otro método de comunicación entre CPU y periféricos. No obstante, se trata siempre separadamente por múltiples razones. Es un iniciador de dispositivo, en oposición a los métodos iniciadores de CPU. Es también unidireccional, pues la información fluye solo del dispositivo a la CPU. Para terminar cada interrupción lleva consigo misma solo un bit de información con la única intención de notificar la interrupción.

Subject Item

n5:S_mapeada_en_memoria

foaf:primaryTopic

n2:S_mapeada_en_memoria

Subject Item

n14:O

owl:sameAs

n2:S_mapeada_en_memoria